

MS69701

CMOS PIAFS INTER FACE LSI


概要

MS69701 は PIAFS 対応通信制御用 LSI です。送受信フレームバッファ、CRC の自動作成 / チェック回路を内蔵し PIAFS、32Kbps へ 7 転送、ISDN 網接続が可能です。


特長

- フレームバッファ内蔵
- CRC の自動作成 / チェック回路内蔵
- 8ビットデータバス対応
- 86系68系のCPUインターフェース可能
- 送信 / 受信の2系統割り込み出力保有
- 電源電圧, 5.0V 単一 / 3.3V 単一 / 3.0V 単一のいずれにも対応
- CMOSプロセス
- スリープモード機能
- 100PIN プラスチック QFP パッケージ

パッケージ



ブロック図



端子説明

信号名	I/O	極性	概要
CSAN	I	L	チップセレクト A } " B } A,B,C の AND で内部領域チップセレクト " C }
CSBN	I	L	
CSCP	I	H	
A[7:0]	I	-	内部レジスタセレクトアドレス
RWN	I	-	68系 CPU 用リード/ライトステータス (86系モード時は High 固定) リード/ストロブ (68系モードではアドレス/ストロブを入力) ライト/ストロブ (68系モードではデータ/ストロブを入力)
RDN	I	L	
WRN	I	L	
D[7:0]	I/O	-	データ入出力
DTAKN	O	L	データアクリッジ
INTAN	O	L	送信割り込み出力 (オープンドレイン)
INTBN	O	L	受信割り込み出力 (")
DRQTN	O	L	送信データ転送リクエスト 負極性
DRQTP	O	H	" 正 "
DAKTN	I	L	送信データ転送アクリッジ 負極性 (未使用時は High 固定)
DAKTP	I	H	" 正 " (未使用時は Low 固定)
DRQRN	O	L	受信データ転送リクエスト 負極性
DRQRP	O	H	" 正 "
DAKRN	I	L	受信データ転送アクリッジ 負極性 (未使用時は H 固定)
DAKRP	I	H	" 正 " (未使用時は L 固定)
PUFRM	I	H	上りフレーム (PHS) } ビットクロック (") } 未使用時は Low 固定 下りデータ (") } 上りデータ (") }
PCLK	I	-	
PDDAT	I	H	
PUDAT	O	H	
BFRM	I	H	8KHz (Bch) } 64KHz (") } 未使用時は Low 固定 下り-1 (") } 上り-1 (") } 下り-2 (") } 未使用時は Low 固定 上り-2 (") }
BCLK	I	-	
BDD1	I	H	
BUD1	O	H	
BDD2	I	H	
BUD2	O	H	
IOMF/SLDF	I	H	8KHz フレーム (IOM-2) / 8KHz フレーム (SLD) 倍速クロック (") / 512K ビットクロック (") 下りデータ (") / ライン出力 (") 上りデータ (") / ライン入力 (")
IOML/SLDL	I	-	
IOMD/SLDD	I	H	
IOMO/SLDU	O	H	
S86P68N	I	-	86系 CPU インタフェース 68系 CPU インタフェース切り換え 動作モード設定 (PHS / B チャンネル / IOM2orSLD) 出力切り換えオープンドレイン / リリセット IOM2 / SLD 切り換え (Low で SLD) DMA, DRQ スタイルレベル / イッジ切り換え (H でレベル)
LMSEL[1:0]	I	-	
OMSEL	I	-	
SLDN	I	L	
RQSN	I	-	
CK	I	-	
RN	I	L	システムリセット

電気的特性

絶対最大定格 VSS=0V

項目	記号	定格値	単位
電源電圧	VDD	-0.3 ~ 6.0	V
入力電圧	VIN	-0.3 ~ VDD+0.5	V
出力電流	IOUT	± 25	mA
保存温度	TSTG	-65 ~ +150	° C

推奨動作条件 VSS=0V

項目	記号	min	typ	max	単位
電源電圧	VDD	4.5	5.0	5.5	V
		3.0	3.3	3.6	
		2.7	3.0	3.3	
入力電圧	VIN	0	-	VDD	V
動作温度	Topr	-40	-	85	° C

直流特性

5V ± 0.5V, VSS=0V, Ta=-40 ~ 85 ° C

項目	記号	条件	min	typ	max	単位
静止電流	ISTP	静止状態	-	-	400	μ A
入力リク電流	IL	-	-1	-	1	μ A
トライステート電流	IOZ	-	-1	-	1	μ A
出力電圧	VOH	I=規格電流値	VDD-0.4	-	-	V
	VOL	"	-	-	0.4	
入力電圧 (通常端子)	VIH	VDD=5.5V	3.5	-	-	V
	VIL	VDD=4.5V	-	-	1.0	
入力電圧 (シュミット端子)	VTH	VDD=5V	4.0	-	-	V
	VTL	VDD=5V	-	-	0.8	
プルアップ抵抗	RPU	VI=0V	50	100	200	K
プルダウ抵抗	RPD	VI=VDD	50	100	200	K
端子容量	CIO	f=1MHz	-	-	12	PF



3.3V ± 0.3V, VSS=0V, Ta=-40 ~ 85 ° C

項目	記号	条件	min	typ	max	単位
静止電流	ISTP	静止状態	-	-	300	μ A
入力リク電流	IL	-	-1	-	1	μ A
トライステート電流	IOZ	-	-1	-	1	μ A
出力電圧	VOH	I=規格電流値	VDD-0.3	-	-	V
	VOL	"	-	-	0.3	
入力電圧 (通常端子)	VIH	VDD=3.6V	2.2	-	-	V
	VIL	VDD=3.0V	-	-	0.8	
入力電圧 (シュミット端子)	VTH	VDD=3.3V	2.4	-	-	V
	VTL	VDD=3.3V	-	-	0.6	
プルアップ抵抗	RPU	VI=0V	90	180	360	K
プルダウ抵抗	RPD	VI=VDD	90	180	360	K
端子容量	CIO	f=1MHz	-	-	12	PF




3V ± 0.3V, VSS=0V, Ta=-40 ~ +85 ° C

項目	記号	条件	min	typ	max	単位
静止電流	ISTP	静止状態	-	-	260	μ A
入力リク電流	IL	-	-1	-	1	μ A
トライステート電流	IOZ	-	-1	-	1	μ A
出力電圧	VOH	I=規格電流値	VDD-0.3	-	-	V
	VOL	"	-	-	0.3	
入力電圧 (通常端子)	VIH	VDD=3.3V	2.0	-	-	V
	VIL	VDD=2.7V	-	-	0.8	
入力電圧 (シュミット端子)	VTH	VDD=3.0V	2.3	-	-	V
	VTL	VDD=3.0V	-	-	0.5	
プルアップ抵抗	RPU	VI=0V	100	200	400	K
プルダウ抵抗	RPD	VI=VDD	100	200	400	K
端子容量	CIO	f=1MHz	-	-	12	PF

交流特性
86モード



68モード



リットサイクル

記号	項目	min	typ	max	単位
tCDD	チップセレクト-データレイ	-	-	80	nsec
tADD	アドレス-データレイ	-	-	80	"
tRDD	リットストロブ-データレイ	-	-	40	"
tCDH	チップセレクト-データホールド	-	-	30	nsec
tADH	アドレス-データホールド	-	-	30	"
tRDH	リットストロブ-データホールド	-	-	30	"
tSSS	RWN-ストロブセットアップタイム	10	-	-	nsec
tSSH	RWN-ストロブホールドタイム	10	-	-	"



ライトサイクル

記号	項目	min	typ	max	単位
tCWS	チップセレクト(アドレス)-ライトストロブセットアップタイム	30	-	-	nsec
tWPPW	ライトストロブパルス巾	30	-	-	"
tCWH	チップセレクト(アドレス)-ライトストロブホールドタイム	0	-	-	"
tDS	ライトデータセットアップタイム	20	-	-	nsec
tDH	ライトデータホールドタイム	0	-	-	"
tSWS	RWN-ストロブセットアップタイム	5	-	-	nsec
tSWH	RWN-ストロブホールドタイム	5	-	-	"

データアクリッジ

記号	項目	min	typ	max	単位
tCAD1	チップセレクト-アクリッジデータレイ1	-	-	30	nsec
tSAD1	ストロブ-アクリッジデータレイ1	-	-	30	"
tCAD2	チップセレクト-アクリッジデータレイ2	-	-	30	nsec
tSAD2	ストロブ-アクリッジデータレイ2	-	-	30	"

DMA サイクル






ライトサイクル

記号	項目	min	typ	max	単位
tRQP1	アクリッジ・リクエスト・レイ1	-	-	30	nsec
tRQD2	アクリッジ・リクエスト・レイ2	-	-	30	"
tAKHW	アクリッジ・ノンアクティブ・巾	40	-	-	nsec
tAKLW	アクリッジ・アクティブ・巾	40	-	-	"
tADS	アクリッジ・データ・セットアップ・タイム	20	-	-	nsec
tADH	アクリッジ・データ・ホールド・タイム	0	-	-	"

リードサイクル


記号	項目	min	typ	max	単位
tRQD1	アクリッジ・リクエスト・レイ1	-	-	30	nsec
tRQD2	アクリッジ・リクエスト・レイ2	-	-	30	"
tAKHW2	受信アクリッジ・ノンアクティブ・巾	30	-	-	nsec
tAKDD1	受信アクリッジ・リクエスト・レイ1	-	-	80	"
tAKDD2	受信アクリッジ・リクエスト・レイ2	-	-	40	"
tAKDH	アクリッジ・出力データ・ホールド・タイム	-	-	30	"

PHS インタフェース




記号	項目	min	typ	max	単位
tPUW	PHS フレーム同期	-	160	-	PCLK
tPUHW	PHS フレーム H 期間	12	-	-	CK
tPULW	PHS フレーム L 期間	12	-	-	CK
tPCKHW	PHS ビットクロック H 期間	12	-	-	CK
tPCKLW	PHS ビットクロック L 期間	12	-	-	CK
tPCPUD1	PHS ビットクロック・フレーム・レイ1	12	-	-	CK
tPCPUD2	PHS ビットクロック・フレーム・レイ2	12	-	-	CK
tPDS	PHS 下りデータ・セットアップ・タイム	12	-	-	CK
tPDH	PHS 下りデータ・ホールド・タイム	12	-	-	CK
tPUDD	PHS 上りデータ・出力レイ	-	-	10	CK

Bch インタフェース



記号	項目	min	typ	max	単位
tBFS1	Bch フレームセットアップ ^o タイム	20	-	-	nsec
tBFH1	Bch フレームホールド ^o タイム	20	-	-	"
tBFS2	Bch 下りデータ ^o セットアップ ^o タイム	20	-	-	"
tBFH2	Bch 下りデータ ^o ホールド ^o タイム	20	-	-	"
tBUD	Bch 上りデータ ^o 出力遅 ^o レイ	-	-	40	"

IOM-2,SLD インタフェース



記号	項目	min	typ	max	単位
tIFS1	IOM フレームセットアップ ^o タイム	20	-	-	nsec
tIFH1	IOM フレームホールド ^o タイム	20	-	-	"
tIFS2	IOM 下りデータ ^o セットアップ ^o タイム	20	-	-	"
tIFH2	IOM 下りデータ ^o ホールド ^o タイム	20	-	-	"
tIUUD	IOM 上りデータ ^o 出力遅 ^o レイ	-	-	40	"

レジスタ

アドレス 00~4BH は、送信データバッファに割りつけられています。

アドレス 80~CFH は、受信バッファに割りつけられています。

アドレス E0H 以降が制御レジスタに割りつけられており概要は、下表となっております。

アドレス	レジスタ名	b7	b6	b5	b4	b3	b2	b1	b0
E0H	送信制御	TSCLR WR	TFCLR WR	TECLR WR	-	-	-	TFENA R/W	TEC R/W
E1	送信ステータス	TSTS RD	TFLG RD	-	-	-	-	TUR RD	TES RD
E2	受信制御	RSCLR WR	RFCLR WR	-	-	-	-	RFENA R/W	REC R/W
E3	受信ステータス	RSTS RD	RFLG RD	RCERR RD	-	-	-	RUR RD	RES RD
E4	割込制御	-	TCIE R/W	TDIE R/W	TSIE R/W	-	-	RDIE R/W	RSIE R/W
E5	割込ステータス	-	TCIF RD	TDIF RD	TSIF RD	-	-	RDIF RD	RSIF RD
E6	DMA 制御	TADE R/W	TDMAC WR	TDMAB WR	TDCLR WR	RADE R/W	RDMAC WR	RDMAB WR	RDCLR WR
E7	DMA ステータス	-	-	TDMAS RD	-	-	-	RDMAS RD	-
E8	レベル 1 制御	-	-	-	-	-	BBSEL R/W	B1E R/W	B2E R/W
E9									
EA	IOM 制御	CHC2 R/W	CHC1 R/W	CHC0 R/W	-	CHN2 R/W	CHN1 R/W	CHN0 R/W	-
EB	IOM ステータス	-	-	-	-	-	-	-	SLD RD
EC	モード選択	-	-	-	-	-	-	LMSR1 R/W	LMSR0 R/W
ED	モードステータス	-	-	-	-	-	-	LMSP1 RD	LMSP0 RD
EE	LSI 制御	-	-	-	-	-	LOOP R/W	SLEEP R/W	RESET R/W

← 空き

E0H

TSCLR : TSTS クリア
TFCLR : TFLG クリア
TECLR : 送信終了割り込みクリア

TFENA : TFLG セットレベル
TEC : 送信レベル

E1H

TSTS : 送信バッファステータス
TFLG : 送信フラグ

TUR : 送信アンダラン
TES : 送信中ステータス

E2H

RSCLR : RSTS クリア
RFCLR : RFLG クリア

RFENA : RFLG セットレベル
REC : 受信レベル

E3H

RSTS : 受信バッファ転送ステータス
RFLG : 受信フラグ
RCERR : 受信 CRC エラー

RUR : 受信アンダラン
RES : 受信中ステータス

E4H

TCIE : 送信終了割り込みイェブル
TDIC : 送信 DMA 終了割り込みイェブル
TSIE : 送信転送割り込みイェブル

RDIE : 受信 DMA 終了割り込みイェブル
RSIE : 受信転送割り込みイェブル

E5H

TCIF : 送信終了割り込みフラグ
TDIF : 送信 DMA 終了割り込みフラグ
TSIF : 送信転送割り込みフラグ

RDIF : 受信 DMA 終了割り込みフラグ
RSIF : 受信転送割り込みフラグ

E6H

TADE : 送信 DMA 自動開始イェブル
TDMAC : 送信 DMA スタート
TDMAB : 送信 DMA ストップ
TDCLR : 送信 DMA 終了割り込みクリア

RADE : 受信 DMA 自動開始イェブル
RDMAC : 受信 DMA スタート
RDMAB : 受信 DMA ストップ
RDCLR : 受信 DMA 終了割り込みクリア

E7H

TDMAS : 送信 DMA ステータス

RDMAS : 受信 DMA ステータス

E8H

BBSEL : PHS - Bch データ位置指定
B1E : B1 チャンネル接続許可
B2E : B2 チャンネル接続許可

EAH

CHC(2:0) : IOM-2 マルチフレーム数設定
CHN(2:0) : IOM-2 対象フレーム NO 設定

EBH

SLD : IOM-2/SLD モード ステータス

ECH

LMSR(1:0) : レイヤ 1 モード 設定

EDH

LMSP(1:0) : レイヤ 1 モード 設定 ステータス

EEH

LOOP : ループバック設定
SLEEP : スリープモード 設定
RESET : ソフトリセット

